return

Łuba T., Ojrzeńska-Wójter D.: Układy logiczne w zadaniach, Oficyna Wydawnicza Politechniki Warszawskiej, Warszawa 2011.

Łuba T.(red.), Rawski M., Tomaszewicz P., Zbierzchowski B.: Programowalne Układy Przetwarzania Sygnałów i Informacji, Wydawnictwa Komunikacji i Łączności, Warszawa 2008.

Łuba T., Tomaszewicz P.: Technika Cyfrowa, Podręcznik Multimedialny, Warszawa 2006.

Łuba T.: Synteza układów logicznych, Oficyna Wydawnicza Politechniki Warszawskiej, Warszawa 2005.

Łuba T., Tomaszewicz P.: Systemy Cyfrowe, Seria: Akademickie Podręczniki Multimedialne, Ośrodek Kształcenia Na Odległość, Politechnika Warszawska, Warszawa 2004.

Zbysiński P., Pasierbiński J.: Układy programowalne pierwsze kroki, Wydawnictwo BTC, Warszawa 2004.

Łuba T.(red.), Rawski M., Tomaszewicz P., Zbierzchowski B.: Synteza układów cyfrowych, Wydawnictwa Komunikacji i Łączności, Warszawa 2003.

return

2. Scientific and technical papers in journals and books

Borowik G., Paszkiewicz A.: Method of Generating Irreducible Polynomials over GF(3) on the Basis of Trinomials, Eds. F. Pichler, R. Moreno-Díaz, A. Quesada-Arencibia, Computer Aided Systems Theory - EUROCAST 2011, vol.6928: Springer-Verlag Berlin Heidelberg 2012, Lecture Notes in Computer Science, pp. 335-342, 2012.

Borowik G., Łuba T., Tomaszewicz P.: On the Memory Capacity to Implement Logic Functions, Eds. F. Pichler, R. Moreno-Díaz, A. Quesada-Arencibia, Computer Aided Systems Theory - EUROCAST 2011, vol.6928: Springer-Verlag Berlin Heidelberg 2012, Lecture Notes in Computer Science, pp. 343-350, 2012.

Borowik G., Kraśniewski A.: Trading-off Error Detection Efficiency with Implementation Cost for Sequential Circuits Implemented with FPGAs, Eds. F. Pichler, R. Moreno-Díaz, A. Quesada-Arencibia, Computer Aided Systems Theory - EUROCAST 2011, vol. 6928: Springer-Verlag Berlin Heidelberg 2012, Lecture Notes in Computer Science, pp. 327-334, 2012.

Paszkiewicz A., Zawadzki P.: Wyszukiwanie czwórmianów nieprzywiedlnych nad GF(3) z wykorzysaniem obliczeń rozproszonych, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 1, pp. 10-15, 1/2012.

Krawczyk U., Sapiecha P.: Effective reduction of cryptographic protocols specification for model-checking with Spin, Annales UMCS, Informatica - Security Systems, pp. 27-40, Volume 11 Issue 3, Number 3/2011.

Zwierko P., Tarasiuk H., Rawski M., Wiśniewski P., Parniewicz D., Juszczyk A., Adamczyk B., Kaliszan A.: Platformy wirtualizacji dla Systemu IIP, KSTiT'2011, Łódź 14-16 września 2011, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 8-9, pp. 824-831, 8-9/2011.

Nowicka M., Ojrzeńska-Wójter D.: Synthesis of combinational circuits in FPGAs with embedded nemory blocks, Czasopismo Techniczne Informatyka, pp. 49-67, Wydawnictwo Politechniki Krakowskiej, Zeszyt 9, Rok 108, 1-I/2011.

Zydek D., Selvaraj H., Borowik G., Łuba T.: Energy characteristic of a processor allocator and a network-on-chip, International Journal of Applied Mathematics and Computer Science vol. 21 nr 2, pp. 385-399, Zielona Góra 2011.

Rawski M., Tomaszewicz P., Borowik G., Łuba T.: Logic Synthesis Method of Digital Circuits Designed for Implementation with Embedded Memory Blocks of FPGAs, Design of Digital Systems and Devices (LECTURE NOTES IN ELECTRICAL ENGINEERING 79), pp. 121-144, Springer-Verlag, Berlin Heidelberg, 2011.

Paszkiewicz A.: O trójmianach nieprzywiedlnych nad ciałem GF(3), Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 2-3, pp. 54-57, 2-3/2011.

Rawski M.: Evolutionary Algorithms in Decomposition-Based Logic Synthesis, in Prof. Eisuke Kita (ed), Evolutionary algorithms, Intech, 2011.

Orkiszewski M., Wojciechowski T., Rawski M.: System-on-Chip solution for cryptoanalysis of eliptic curve based ciphers, Naukowo-Techniczny Pomiary Automatyka Kontrola, pp. 745-748, vol.56, nr 7, lipiec 2010.

Rawski M.: Modified Distributed Arithmetic Concept for Implementations Targeted at Heterogeneous FPGAs, International Journal of Electronics and Telecommunications, vol. 56, issue 4, pp. 345-350, Warsaw 2010.

Rak F., Staworko M., Wojciechowski T.: Implementacja systemu typu SoPC do rozpoznawania komend głosowych w strukturach FPGA, w Prace Studeckich Kół Naukowych Wydziału Elektroniki i Technik Informacyjnych P.W. (pod red. A. Jakubiaka), Oficyna Wydawnicza Politechniki Warszawskiej, Warszawa 2010.

Staworko M. Rawski M.: FPGA implementation of feature extraction algorithm for speaker verification , Elektronika, pp. 41-43, nr 11/2010.

Paszkiewicz A.: Wielomiany nieprzywiedlne GF(2). Wynik projektu badawczego, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 1, pp. 19-26, 1/2010.

Paszkiewicz A.: Anomalie w rozkładzie statystycznym dużych liczb pierwszych o zadanym najmniejszym pierwiastku pierwotnym, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 7, pp. 724-729, 7/2010.

Paszkiewicz A.: O dwóch globalnych projektach wykorzystujących obliczenia rozproszone w sieci Internet, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 11, pp. 1070-1074, 11/2010.

Kraśniewski A.: Krajowe Ramy Kwalifikacji, w Autonomia programowa uczelni - ramy kwalifikacji dla szkolnictwa wyższego, pp. 12-21, MNiSW, warszawa 2010.

Kraśniewski A.: Wymagania dla obszarów kształcenia, w Autonomia programowa uczelni - ramy kwalifikacji dla szkolnictwa wyższego, pp. 22-89, MNiSW, warszawa 2010.

Próchnicka M., Saryusz-Wolski T., Kraśniewski A.: Projektowanie programów studiów i zajęć dydaktycznych na bazie efektów kształcenia, w Autonomia programowa uczelni - ramy kwalifikacji dla szkolnictwa wyższego, pp. 91-116, MNiSW, warszawa 2010.

Rawski M., Borowik G., Łuba T., Tomaszewicz P., Falkowski B.J.: Logic synthesis strategy for FPGAs witch embedded memory blocks, Przegląd Elektrotechniczny (Electrical Review) R. 86 NR 11a/2010, pp.94 - 101, Warszawa 2010.

Staworko M., Rak F., Rawski M.: Hardware/Software Co-Design of DTW Procedure in Programmable Devices, Information Technologies, vol. 18, Gdańsk University of Technology, Faculty of ETI Annals, pp. 415-420, Gdańsk 2010.

Łabiak G., Borowik G.: Statechart-based Controllers Synthesis in FPGA Structures with Embedded Array Blocks, International Journal of Electronics and Telecommunications, vol. 56, issue 1, pp. 13-24, Warsaw 2010.

Łuba T., Zbierzchowski T.: Technika cyfrowa w telekomunikacji, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 4, pp. 103-104, 4/2010.

Łuba T., Rawski M.: Nowe metody sprzętowo-programowego przetwarzania sygnałów i obrazów dla potrzeb systemów informacynych, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 4, pp. 105-110, 4/2010.

Kraśniewski A., Łuba T., Zbierzchowski B.: Układy cyfrowe w systemach i sieciach telekomunikacyjnych o wysokiej wiarygodności działania. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 4, pp. 111-115, 4/2010.

Paszkiewicz A., Rotkiewicz A.: On Pseudoprimes of the Form aⁿ-a, Proceedings of the Eleventh International Conference on Fibonacci Numbers and their Applications, Edited by William A. Webb, Congresssus Numeratium, vol. 194, pp. 191-197, Winipeg, Canada, January 2009.

Paszkiewicz A., Rotkiewicz A.: On the Distribution of Numers n Satisfying the Congruence 2^n-k= 1 (modn) for k=2 and k = 4, Electronics and Telecommunications Quarterly, vol. 55, no 1, pp. 47-56, 01/2009.

Paszkiewicz A.: On Least Prima Primitive Roots mod 2p for Odd Promes p¹, Electronics and Telecommunications Quarterly, vol. 55, no 1, pp. 57-70, 01/2009.

Paszkiewicz A.: Irreducibele Pentanomials and their Applications to Effective Implementations for Arithmetic in Binary Fields, Electronics and Telecommunications Quarterly, vol. 55, no 2, pp. 363-376, 02/2009.

Bartosik P., Paszkiewicz A.: New Trinomials Xⁿsnd X + 1 and Xⁿ + X ² + 1, Irreducibleover GF (2), Electronics and Telecommunications Quarterly, vol. 55, no 2, pp. 355-3362, 02/2009.

Paszkiewicz A.: A Contribution to the Discrete Logarithm Problem, Electronics and Telecommunications Quarterly, vol. 55, no 3, pp. 493-500, 03/2009.

Paszkiewicz A.: On the least primitive rot modulo 2p for odd promes, Electronics and Telecommunications Quarterly, vol. 55, no 4, pp. 649-658, 04/2009.

Paszkiewicz A.: On the average of the least quadric non-residue modulo a prima numer, Electronics and Telecommunications Quarterly, vol. 55, no 4, pp. 639-648, 02/2009.

Tomaszewicz P., Staworko M., Rawski M., Łuba T.: Implementacja sprzętowa dwuwymiarowej transformacji falkowej w układach FPGA, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 12, pp. 2029-2034, 12/2009.

Morawiecki P.: Functional Decomposition System Dedicated to Multi-Output Boolean Functions, Electronics and Telecommunications Quarterly, vol. 55, no 3, pp. 453-470, 03/2009.

Szotkowski P., Rawski M., Selvaraj H.: A graph-based approach to symbolic functional decomposition of finite state machines, Systems Science, vol. 35, nr 2, pp. 41-47, 2009.

Borowik G., Łuba T.: Decomposing Pattern Matching Circuit, In Computer Aided Systems Theory - EUROCAST 2009, pp. 563-570, ISSN 0302 - 9743, vol. 5717, Springer 2009.

Łuba T., Borowik G., Kraśniewski A.: Synthesis of finite state machines for implementation with programmable structures, Electronics and Telecommunications Quarterly, vol. 55, no 2, pp. 183-200, 02/2009.

Szotkowski P., Rawski M.: Improvements to Symbolic Functional Decomposition Algorithms for FSM Implementation in FPGA Devices, Electronics and Telecommunications Quarterly, vol. 55, no 2, pp. 335-354, 02/2009, Warsaw 2009.

Rawski M., Tomaszewicz P.: Akceleracja algorytmów kryptograficznych z wykorzystaniem procesora NIOS, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 8-9, pp. 1145-1154, 8-9/2009.

Paszkiewicz A.: Trójmiany nieprzywiedlne nad ciałem liczbowym GF(3), Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 8-9, pp. 1767-1774, 8-9/2009.

Paszkiewicz A., Schinzel A.: Uwagi do artykułu J. Szejki "Ciąg, który nie lubi nierówności" , Delta nr 5, pp.12-15, 2009.

Paszkiewicz A.: O kilku własnościach trójmianów nierozkładalnych na małymi ciałami liczbowymi, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 4, pp. 129-135, 4/2009.

Orkiszewski M., Wojciechowski T., Majkowski T., Rawski M., Wojtyński M., Staworko M.: Realizacja układów do kryptoanalizy szyfrów opartych na krzywych eliptycznych w strukturach reprogramowalnych, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 2-3, pp. 68-73, 2-3/2009.

Paszkiewicz A.: A new prime p for which the least primitive root (mod p) and the least primitive root (mod p²) are not equal , Mathematics of Computation, Volume 78, Number 266, pp.1193-1195, April 2009.

Kraśniewski A.: Concurrent Error Detection for Finite State Machines Implemented with Embedded Memory Blocks of SRAM-Based FPGAs, Microprocessors and Microsystems, vol. 32, no. 5-6, pp. 303-312, August 2008.

Kraśniewski A.: Lifelong learning in Poland: Challenges and Priorities, in E. Froment, J. Kohler, L. Purser, and L. Wilson (eds.), EUA Bologna Handbook, article B 1.6-3, Raabe Verlag, Berlin, June 2008.

Kraśniewski A., Kurnik W.: Bologna reforms at the Warsaw University of Technology: Institutional implementation strategies and lessons learned, in E. Froment, J. Kohler, L. Purser, and L. Wilson (eds.), EUA Bologna Handbook, article C 3.1-1, Raabe Verlag, Berlin, December 2008.

Kraśniewski A.: Transformation of Doctoral Training in Poland, Higher Education in Europe, vol. 33, no. 1, pp. 125-138, Routledge: Taylor & Francis Group, April 2008.

Bartosik P., Paszkiewicz A.: Badania wielomianów nierozkładalnych wysokich stopni nad GF (2) - narzędzia i wyniki, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 12, pp. 1059-1065, 12/2008.

Paszkiewicz A., Stolarek P.: Modyfikacja algorytmu A5/1, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 12, pp. 1073-1075, 12/2008.

Łuba T., Rawski M., Zbierzchowski B.: Układy logiczne - niewykorzystane szanse techniki cyfrowej dla telekomunikacji i teleinformatyki, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 8-9, pp. 916-925, 8-9/2008.

Borowik, G., Majchrzyk, M., Darakchiev, R.: Synteza generatora adresu w układach FPGA, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 8-9, pp. 1251-1259, 8-9/2008.

Bartosik P., Paszkiewicz A.: Wyznaczanie najmłodszych leksykonograficznie wielomianów nieprzywiednych, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 8-9, pp. 1282-1292, 8-9/2008.

Majchrzyk, M., Borowik, G., Darakchiev, R.: Realizacja dekodera adresów z zastosowaniem w pełni określonych funkcji boolowskich, Miesięcznik Naukowo-Techniczny Pomiary Automatyka Kontrola, pp. 505-507, vol.54, nr 8, sierpień 2008.

Botwicz J.: Implementacja procesu klasyfikacji danych z użyciem układów reprogramowalnych, Miesięcznik Naukowo-Techniczny Pomiary Automatyka Kontrola, pp. 532-535, vol.54, nr 8, sierpień 2008.

Majkowski P., Wojciechowski T., Wojtyński M., Kotulski Z., Rawski M.: Analiza możliwości sprzętowej kryptoanalizy szyfrów opartych na krzywych eliptycznych, Miesięcznik Naukowo-Techniczny Pomiary Automatyka Kontrola, pp. 536-539, vol.54, nr 8, sierpień 2008.

Morawiecki P., Rawski m.: Utilizing Common Information in Disjoint Decomposition of Multioutput Boolean Functions, Miesięcznik Naukowo-Techniczny Pomiary Automatyka Kontrola, pp. 559-561, vol.54, nr 8, sierpień 2008.

Ojrzeńska-Wójter D., Jasiński K.: Projektowanie układów cyfrowych w strukturach FPGA, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, pp. 878-883, nr 7, 2008.

Ojrzeńska-Wójter D., Jasiński K.: Układy FPGA. Możliwości powszechnego zastosowania, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, pp. 59-68, nr 2-3, 2008.

Lozano C.C., Falkowski B.J., Łuba T.: Two algorihms for obtaining fixed polarity arithmetic expansion representation of quaternary functions, Electronics and Telecommunications Quarterly, vol. 54, no 2, pp. 149-166, 07/2008.

Falkowski B.J., Lozano C.C.,Łuba T.: Arithmetic and Boolean techniques for derivation of system reliability expressions, Electronics and Telecommunications Quarterly, vol. 54, no 2, pp. 167-177, 07/2008.

Borowik, G.: Improved State Encoding for FSM Implementation in FPGA Structures with Embedded Memory Blocks, Electronics and Telecommunications Quarterly, vol. 54, no 1, pp. 9-28, 03/2008.

Rawski M., Selvaraj H., Falkowski B.J., Łuba T.: Chapter XII: Significance of Logic Synthesis in FPGA-Based Design of Image and Signal Processing Systems, in Pattern Recognition Technologies and Applications: Recent Advanced, April 2008.

Rawski M., Falkowski B.J., Łuba T.: Digital Signal Processing Designing for FPGA Architectures, in Facta Universitatis (Nisz), Series: Electronics and Energetics, vol. 20, no. 3, pp. 437-459, Nisz, December 2007.

Falkowski B.J., Lozano C.C., Łuba T.: Family of Fastest Linearly Independent Transforms over GF(3): Generation, Relations and Hardware Implementation, Multiple-Valued Logic and Soft Computing Journal, USA, vol. 13, no. 4-6, pp. 379-396, September 2007.

Mroczkowski P., Paszkiewicz A.: Wykorzystanie generatora Legendre'a do konstrukcji wektorowych funkcji boolowskich typu S-Box, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, pp. 283-286, nr 8-9, 2007.

Majkowski P., Wojciechowski T., Wojtyński M., Rawski M.: Realizacja jednostki wspomagającej kryptoanalizę szyfrów opartych na krzywych eliptycznych w strukturach reprogramowalnych, Miesięcznik Naukowo-Techniczny Pomiary Automatyka Kontrola, pp. 24-26, vol. 53, nr 7, 2007.

Szotkowski P., Rawski M.: Algorytm funkcjonalnej dekompozycji symbolicznej automatów skończonych dla celów implementacji w strukturach FPGA, Miesięcznik Naukowo-Techniczny Pomiary Automatyka Kontrola, pp. 48-50, vol. 53, nr 7, 2007.

Niemojewski M., Sapiecha P.: Projekt i implementacja sterowników karty graficznej VGA w układach FPGA, Miesięcznik Naukowo-Techniczny Pomiary Automatyka Kontrola, pp. 81-83, vol.53, nr 7, 2007.

Morawiecki P., Rawski M.: Input Variable Partition Method in Functional Decomposition based on Shannon Expansion, Miesięcznik Naukowo-Techniczny Pomiary Automatyka Kontrola, pp. 121-123, vol.53, nr 7, 2007.

Lewandowski J., Rawski M., Rybiński H.: Application of Parallel Decomposition for Creation of Reduced Feed-Forward Neural Networks, Proceedings of the International Conference, Rough Sets and Intelligent Systems Paradigms, RSEJSP 2007, pp. 564- 573, Warsaw, Poland, June 28-30, 2007, Lecture Notes in Artificial Intelligence, Subseries of Lecture Notes in Computer Science, Springer 2007.

Rawski M., Selvaraj H., Łuba T., P.Szotkowski: Multilevel Synthesis of Finite State Machines Based on Symbolic Functional Decomposition, International Journal of Computational Intelligence and Applications, Vol. 6, No. 2, June 2006, pp. 257-271, Imperial College Press 2007.

Rawski M.: Decomposition of Boolean Function Sets, Electronics and Telecommunications Quarterly, vol. 53, no 3, pp. 231-249, Warsaw 2007.

Rawski M.: Efficient Variable Partitioning Method for Functional Decomposition, Electronics and Telecommunications Quarterly, vol. 53, no 1, pp. 63-81, Warsaw 2007.

Kraśniewski A.: Studia doktoranckie na Wydziale Elektroniki i Technik Informacyjnych Politechniki Warszawskiej - w głównym nurcie Procesu Bolońskiego, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, pp. 282-289, nr 10, 2006.

Paszkiewicz A., Sędziński M.: Obliczenia rozproszone jako efektywne narzędzie wspomagania badań w kryptografii, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, pp. 245-251, nr 8-9, 2006.

Selvaraj H., Sapiecha P., Rawski M., Łuba T.: Functional Decomposition - The Value and Implication for Both Neural Networks and Digital Designing, International Journal of Computational Intelligence and Applications, Vol. 6, No. 1, March 2006, pp. 123-138, Imperial College Press 2006.

Botwicz J., Wołowiec M., Buciak P., Sapiecha P.: Zastosowanie układów reprogramowalnych do realizacji wydajnego systemu przeciwdziałania włamaniom, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, pp. 152-155, nr 5, 2006.

Nowicka M., Tomaszewicz P., Zbierzchowski B.: Arytmetyka rozproszona w syntezie filtrów cyfrowych, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, pp. 7-11, nr 1, 2006.

Kraśniewski A.: Polish higher education, Forum, vol. 7, no. 2, Summer 2005, pp. 18-20, European Associaton for International Education, Amsterdam 2005.

Łuba T., Piwowarska E., Jaworski Z.: Rekonfigurowalne systemy scalone (PSoC), Elektronika, pp. 21-24, nr 8, 2005.

Rawski M., Łuba T., Jachna Z., Tomaszewicz P.: The influence of functional decomposition on modern digital design process, w Design of Embedded Control Systems, Adamski M., Karatkevich A., Wegrzyn M. (Eds.), pp. 193-206, Springer 2005.

Rawski M., Selvaraj H., Łuba T.: An application of functional decomposition in ROM-based FSM implementation in FPGA devices, Journal of Systems Architecture, Vol.51(2005), pp. 424-434, ELSEVIER 2005.

Kraśniewski A. Lubacz J.: Ewolucja szkolnictwa wyższego w Europie i jej konsekwencje dla kształcenia w obszarze technik i technologii informacyjnych, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, pp. 211-217, nr 5, 2004.

Kraśniewski A. Lubacz J.: Ewolucja szkolnictwa wyższego w Europie i jej konsekwencje dla kształcenia w obszarze technik i technologii informacyjnych, Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej, Seria: Technologie Informacyjne, Nr 2/2004, pp. 1-16, Gdańsk 2004.

Cheushev V., Kołodziejczyk J., Łuba T., Moraga C., Sapiecha P., Shmerko V., Yanushkevich S.: An Approach To Flexible Multi-Level Network Design, System-on-Chip For Real-Time Applications, pp. 214-224, Kluwer Academic Publishers, Boston/Dordrecht/London 2003.

Brzozowski J.A., Łuba T.: Decomposition of Boolean Functions Specified by Cubes, Journal of Multi-Valued Logic & Soft Computing, vol.9, pp. 377-417, Old City Publishing Inc., Philadelphia 2003.

Kraśniewski A.: Evaluation of delay fault testability of LUTs for the enhancement of application-dependent testing of FPGAs, Journal of Systems Architecture, pp 283-296, 49, Elsevier, 2003.

Łuba T., Jasiński K., Zbierzchowski B.: Programowalne układy przetwarzania sygnałów i informacji - technika cyfrowa w multimediach i kryptografii, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, pp. 408-418, nr 8-9, 2003.

Łach J., Sapiecha E., Zbierzchowski B.: Synteza układów sekwencyjnych w strukturach FPGA z wbudowanymi blokami pamięci, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, pp. 81-86, nr 2-3, 2003.

return

3. Scientific and technical papers in conference proceeding

Borowik G., Łuba T.: Attribute Reduction Based on the Complementation of Boolean Functions, 14th International Asia Pacific Conference on Computer Aided System Theory, Sydney, Australia, electronic document, 6-8 February 2012.

Borowik G.: Methods of Logic Synthesis and Their Application in Data Mining - invited speech / keynote, 14th International Asia Pacific Conference on Computer Aided System Theory, Sydney, Australia, electronic document, 6-8 February 2012.

Rawski M.: Urządzenia umożliwiające wirtualizację, Presentation in Future Internet Poland, Poznań, 24 October 2011.

Zwierko P., Tarasiuk H., Rawski M., Wiśniewski P., Parniewicz D., Juszczyk A., Adamczyk B., Kaliszan A.: Platformy wirtualizacji dla Systemu IIP, KSTiT'2011, Łódź 14-16 września 2011, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, vol. nr 8-9, pp. 824-831, 8-9/2011.

Staworko M., Modrzyk D.: A High-performance VLSI Architecture of 2D DWT Processor for JPEG2000 Encoder, Proceedings of the 18th International Conference MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS MIXDES 2011, pp. 206-211, Gliwice, Poland, June 16-18, 2011.

Modrzyk D., Staworko M.: A High-Performance Architecture of JPEG2000 Encoder, EUSIPCO 2011: 19th European Signal Processing Conference, pp. 569-573, Barcelona, Spain, August 29 - September 2, 2011.

Krawczyk K., Tomaszewicz P., Rawski M.: SoPC Implementation of Whirlpool Hash Function, 21st International Conference on Systems Engineering, ICSEng 2011, pp. 461-462, Las Vegas, USA, August 16-18, 2011.

Rawski M.: Heuristic Algorithm of Bound Set Selection in Functional Decomposition for Heterogeneous FPGAs, 21st International Conference on Systems Engineering, ICSEng 2011, pp. 465-466, Las Vegas, USA, August 16-18, 2011.

Borowik G., Łuba T., Zydek D.: Reduction of Knowledge Representation Using Logic Minimization Techniques, 21st International Conference on Systems Engineering, ICSEng 2011, pp. 482-485, Las Vegas, USA, August 16-18, 2011.

Borowik G., Paszkiewicz A.: Hardware Accelerator for Generating Primitive Polynomials over GF(3), 21st International Conference on Systems Engineering, ICSEng 2011, pp. 486-487, Las Vegas, USA, August 16-18, 2011.

Borowik G., Kraśniewski, A.: A Tool for Trading-Off On-Line Error Detection Efficiency with Implementation Cost for Sequential Logic Implemented in FPGAs, 21st International Conference on Systems Engineering, ICSEng 2011, pp. 488-489, Las Vegas, USA, August 16-18, 2011.

Staworko M., Modrzyk D.: Analiza rozmiaru i precyzji operandów w sprzętowych aplikacjach DSP, ICT Young 2011, I Konferencja Studentów i Doktorantów Elektroniki, Telekomunikacji Informatyki Automatyki i Robotyki, Zeszyty Naukowe Wydziału Elektroniki, Telekomunikacji i Informatyki Politechniki Gdańskiej, Seria ITC Young, pp 47-52, Nr 9/2011, Gdańsk, 28-29.05.2011.

Modrzyk D., Staworko M.: Verification of JPG2000 encoder based on rate and distortion curve analisis, Proc. of the 14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems, Cottbus, Germany, pp. 289-292, April 13-15,2011.

Borowik, G., Paszkiewicz, A.: Hardware Generation of Irreducible Polynomials over GF(3) on the Base of Trinomials, 13th International Workshop on Computer Aided Systems Theory - EUROCAST 2011, pp. 430-431, Las Palmas de Gran Canaria, Spain, 06/02/2011.

Borowik, G., Łuba, T., Tomaszewicz, P.: On the Memory Capacity to Implement Logic Functions, 13th International Workshop on Computer Aided Systems Theory - EUROCAST 2011, pp. 432-433, Las Palmas de Gran Canaria, Spain, 06/02/2011.

Borowik, G., Kraśniewski, A.: Trading-off Error Detection Efficiency with Implementation Cost for Sequential Circuits Implemented with FPGAs 13th International Workshop on Computer Aided Systems Theory - EUROCAST 2011, pp. 428-429, Las Palmas de Gran Canaria, Spain, 06/02/2011.

Krawczyk U., Sapiecha P.: Validation of cryptographic protocols using model checker Spin, 10th Central European Conference on Cryptology, pp. 54-56, Będlewo, Poland 10-12 June, 2010.

Borowik G., Rawski M., Łabiak G., Bukowiec A., Selvaraj H.: Efficient Logic Controller Design, IB2Com 2010: Fifth International Conference on Broadband and Biomedical Communications, Malaga, Spain, CD, 15/12/2010.

Staworko M., Rawski M.: FPGA Implementation of Feature Extraction Algorithm for Speaker Verification, Proceedings of the 17th International Conference MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS MIXDES 2010, Book of Abstracts, pp. 156, Wrocław, Poland 24-26 June, 2010.

Lozano C.C., Falkowski B.J., Łuba T.: Fixed Polarity Quaternary Transforms Derived from Linearly Independent Transforms over GF(2) Structure, IEEE International Symposium on Multiple-Valued Logic 2009, pp. 318-323, May 2009.

Lozano C.C., Falkowski B.J., Łuba T.: Two Classes of Fixed Polarity Linearly Independent Arithmetic Transforms for Quaternary Functions, European Signal Processing Conference, pp. 421-425, August 2009.

Lozano C.C., Falkowski B.J., Łuba T.: Decision Diagram Based Computation of Linearly Independent Ternary Arithmetic Transform Spectra, European Signal Processing Conference, pp. 973-977, August 2009.

Rak F.: Praktyczne zastosowanie r-przydatności do dekompozycji funkcjonalnej układów logicznych, XI International Phd Workshop, pp. 336-341, OWD 2009 - Wisła, 17-20 October 2009.

Rawski M., Borowik G., Łuba T., Tomaszewicz P., Falkowski B.J.: Logic Synthesis Strategy for FPGAs with Embedded Memory Blocks, Proceedings of the 16th International Conference MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS MIXDES 2009, pp. 296-301, Łódź, Poland 25-27 June, 2009.

Falkowski B.J., Sahoo S.K., Łuba T.: Two Novel Methods for Compression of Fluorescent Dye Cell Images, Proceedings of the 16th International Conference MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS MIXDES 2009, pp. 688-692, Łódź, Poland 25-27 June, 2009.

Lozano C.C., Falkowski B.J., Łuba T.: New Classes Quaternary Linearly Independent Arithmetic Transforms, Proceedings of the 16th International Conference MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS MIXDES 2009, pp. 656-661, Łódź, Poland 25-27 June, 2009.

Łabiak G., Borowik G.: Statechart Diagrams Implementation in FPGA Structures with Embedded Memory Blocks, DESDes'09, Preprints of the 4th IFAC Workshop Discrete-Event System Design 2009, pp. 219-224, Gandia Beach, Spain 6-8 October 2009.

Borowik G., Łuba T., Tomaszewicz P.: A notion of r-admissibility and its application in logic synthesis, DESDes'09, Preprints of the 4th IFAC Workshop Discrete-Event System Design 2009, pp. 207-212, Gandia Beach, Spain 6-8 October 2009.

Szotkowski P.: Input Selection Methods for Symbolic Functional Decomposition of Finite State Machines, Proc. of 4th International PhD Students and Young Scientists Conference, pp. 362-367, Warsaw University of Technology, 21-23 September 2009.

Staworko M., Rawski M.: A Data-accurate Model of Automatic Speaker Verification Algorithm for Implementation as System-on-Programmable-Chip in FPGA Sructure, II International Interdisciplinary Technical Conference of Young Scientists InterTech 2009, pp.207-211, Poznań, Poland, 20-22 May 2009.

Borowik G., Łuba T., Falkowski B.: Logic Synthesis Method for Pattern Matching Circuits Implementation in FPGA with Embedded Memories, Proc. of 12th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems, Liberec, Czech Republic, pp. 230-233, April 2009.

Borowik G., Łuba T.: Decomposing pattern matching circuit, 12th International Workshop on Computer Aided Systems Theory - EUROCAST 2009, pp. 187-188,Las Palmas de Gran Canaria, Spain, 15-20 February 2009.

Szotkowski P.: A Comparison of Symbolic Functional Decomposition Algorithms for Finite State Machine Implementation in FPGA Devices, III Konferencja Naukowo-Techniczna Doktorantów i Młodych Naukowców, pp. 381-385, Warsaw University of Technology, 22-24 September 2008.

Paszkiewicz A.: Constructive aspects of binary arithmetic based on pentanomials, Military Communications and Information Systems Conference MCC'2008, publication on CD, pp. 1-6, Sept. 23-34, Cracow 2008.

KraśniewskiA.: Concurrent Error Detection a Network of Combinational Logic Blocks Implemented with Memory Embedded in FPGAs, Proc. EUROMICRO Conf. on Digital System Design, pp. 250-255, Parma, Sept. 2008.

Kraśniewski A.: Transformation of doctorate-level engineering education: meeting expectations of the society, Abstract Book Int. Conf. on Engineering Education, pp. 225-226 (abstract), Proc. Int. Conf. on Engineering Education (CD-ROM, pp. 1-13, full paper), Pecs-Budapest, July 2008.

Majchrzyk M.: Efektywna metoda implementacji układu wyszukujacego wzorce w strukturach FPGA, X International Phd Workshop, pp. 57-62, OWD 2008 - Wisła, 18-21 October 2008.

Majkowski P., Rawski M., Wojciechowski T., Kotulski Z., Wojtyński M.: Heterogenic Distributed System for Cryptanalysis of Elliptoc Curve Based Cryptosystems, Proceedings International Conference on Systems Engineering ICSEng 2008 (Editet by Henry Selvaraj and Mariusz Rawski), pp. 300-305, Las Vegas, Nevada, USA, 19-21 August 2008.

Morawiecki P., Rawski M., Selvaraj H.: Application of Functional Decomposition in Synthesis of Boolean Function Sets, Proceedings International Conference on Systems Engineering ICSEng 2008 (Editet by Henry Selvaraj and Mariusz Rawski), pp. 350-355, Las Vegas, Nevada, USA, 19-21 August 2008.

Szotkowski P., Rawski M., Selvaraj H.: A Graph-Based Approach to Symbolic Functional Decomposition of Finite State Machines, Proceedings International Conference on Systems Engineering ICSEng 2008 (Editet by Henry Selvaraj and Mariusz Rawski), pp. 356-361, Las Vegas, Nevada, USA, 19-21 August 2008.

Borowik G., Majchrzyk M., Darakchiew R.: Address Generator Realization Using Completely-Specified Boolean Functions, Proceedings of the 15th International Conference MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS MIXDES 2008, pp. 187-192, Poznań, Poland 19-21 June, 2008.

Lozano C. C., Falkowski B. J., Łuba T.: Ternary Polynomial Expansions Based on Generalized Fastest Lineary Independent Arithmetic Transforms, Proceedings of the 15th International Conference MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS MIXDES 2008, pp. 297-302, Poznań, Poland 19-21 June, 2008.

Falkowski B. J., Lozano C. C., Łuba T.: Reliability Analysis Based on Arithmetic and Boolean Representations, Proceedings of the 15th International Conference MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS MIXDES 2008, pp. 505-510, Poznań, Poland 19-21 June, 2008.

Rawski M., Falkowski B.J., Łuba T.: Logic Synthesis Method for FPGAs with Embedded Memory Blocks, ISCAS 2008, 2008 IEEE International Symposium on Circuits and Systems, publication on CD, pp. 2014-2017, Seattle, Washington, USA, May 18-21, 2008.

Majchrzyk M., Borowik G., Darakchiev R.: Realizacja dekodera adresów z zastosowaniem w pełni określonych funkcji boolowskich, XI Konferencja Naukowa Reprogramowalne Układy Cyfrowe RUC'2008, materiały CD, Szczecin, 15-16 maja 2008.

Morawiecki P., Rawski M.: Utilizing Common Information in Disjoint Decomposition of Multioutput Boolean Functions, XI Konferencja Naukowa Reprogramowalne Układy Cyfrowe RUC'2008, materiały CD, Szczecin, 15-16 maja 2008.

Morawiecki P., Rawski M.: Method of Input Variable Partitioning in Functional Decomposition Based on Evolutionary Algorithm and Binary Decision Diagrams, HSI 2008, IEEE Conference Human Systems Interaction, publication on CD, Kraków, Poland, May 25-27, 2008.

Szotkowski P., Rawski M.: A Graph-Based Symbolic Functional Decomposition Algorithm for FSM Implementation, HSI 2008, IEEE Conference Human Systems Interaction, publication on CD, Kraków, Poland, May 25-27, 2008.

Ojrzeńska-Wójter D., Jasiński K.: Nowe tendencje w układach FPGA i ich wykorzystaniu, Materiały Konferencji Intertelecom 2008, pp. 15-22, Łódź, 9 kwietnia 2008.

Morawiecki P., Rawski M., Selvaraj H.: Input Variable Partitioning Method of Functional Decomposition of Functions Specified by Large Truth Tables, International Conference Computational Intelligence and Multimedia Applications 2007, vol. II, pp. 164-168, Sivakasi, India, December 13-15, 2007.

Girard P., Kraśniewski A. Gramatova E., Pawlak A., Garbolino T. (Eds.): Proceedings of the 2007 IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, Kraków, Poland, 11-13 April 2007.

Rawski M., Tomaszewicz P., Falkowski B.J., Łuba T.: Application of Advanced Logic Synthesis in FPGA-based Implementations of Digital Filters, DASIP'2007 - Design & Architectures for Signal and Image Processing, pp. 1-8, Grenoble, France, 27-20 November, 2007.

Majchrzyk M., Darakchiev R., Tomaszewicz P.: The new method of logic synthesis of wavelet digital filters, Proceedings of the 2nd Conference Tools of Information Technology, pp. 115-120, Rzeszów, 21 września 2007.

Botwicz J., Buciak P.: Hardware Support for Efficient Data Classification, Proceedings of the International Conference on Computer as a Tool EUROCON 2007, IEEE, pp. 489-494, Warsaw, Poland, September 9-12, 2007.

Szotkowski P., Rawski M.: Symbolic Functional Decomposition Algorithm for FSM Implementation, Proceedings of the International Conference on Computer as a Tool EUROCON 2007, IEEE, pp. 484-488, Warsaw, Poland, September 9-12, 2007.

Falkowski B.J., Lozano C., Łuba T.: Properties and Relations of New Fastest Linearly Independent Arithmetic Transforms for Ternary Functions, Proceedings of the 15th European Signal Processing Conference, EUSIPCO 2007, Poznań, Poland, 3-4 September, 2007.

Kraśniewski A.: Concurrent Error Detection for FSMs Designed for Implementation with Embedded Memory Blocks of FPGAs, Proceedings of the 10th Euromicro Conference on DIGITAL SYSTEM DESIGN, Architectures, Methods and Tools, DSD 2007, IEEE Computer Society, pp. 579-586, Lubeck, Germany, 29-31 August, 2007.

Lewandowski J., Rawski M., Rybiński H.: Application of Parallel Decomposition for Creation of Reduced Feed-Forward Neural Networks, Proceedings of the International Conference, Rough Sets and Intelligent Systems Paradigms, RSEJSP 2007, pp. 564- 573, Warsaw, Poland, June 28-30, 2007, Lecture Notes in Artificial Intelligence, Subseries of Lecture Notes in Computer Science, Springer 2007.

Tomaszewicz P., Nowicka M., Falkowski B.J., Łuba T.: Logic Synthesis Importance in FPGA-based Designing of Image Signal Processing Systems, Proceedings of the 14^th International Conference MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS MIXDES 2007, pp. 141-146, Ciechocinek, Poland 21-23 June, 2007.

Rawski M., Wojtyński M., Wojciechowski T., Majkowski P.: Distributed Arithmetic Based Implementation of Fourier Transform Targeted at FPGA Architectures, Proceedings of the 14^th International Conference MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS MIXDES 2007, pp. 152-156, Ciechocinek, Poland 21-23 June, 2007.

Majkowski P., Wojciechowski T., Wojtyński M., Rawski M.: System sprzętowo-programowy do rozproszonej kryptoanalizy szyfrów opartych na krzywych eliptycznych, XI Krajowa Konferencja Kryptografii i Ochrony Informacji ENIGMA 2007, pp. 205-215, Warszawa, 23-25 maja, 2007.

Paszkiewicz A., Mroczkowski P.: O pewnej metodzie projektowania silnych kryptograficznie funkcji boolowskich, XI Krajowa Konferencja Kryptografii i Ochrony Informacji ENIGMA 2007, pp. 221-232, Warszawa, 23-25 maja, 2007.

Morawiecki P., Rawski M.: Metoda doboru zmiennych w dekompozycji funkcjonalnej bazująca na ekspansji Shannona, X Konferencja Naukowa Reprogramowalne Układy Cyfrowe RUC'2007, materiały CD, Szczecin, 17-18 maja, 2007.

Szotkowski P., Rawski M.: Algorytm funkcjonalnej dekompozycji symbolicznej automatów skończonych dla celów implementacji w strukturach FPGA, X Konferencja Naukowa Reprogramowalne Układy Cyfrowe RUC'2007, materiały CD, Szczecin, 17-18 maja, 2007.

Majkowski P., Wojciechowski T., Wojtyński M., Rawski M.: Realizacja jednostki wspomagającej kryptoanalizę szyfrów opartych na krzywych eliptycznych w strukturach reprogramowalnych, X Konferencja Naukowa Reprogramowalne Układy Cyfrowe RUC'2007, materiały CD, Szczecin, 17-18 maja, 2007.

Niemojewski M., Sapiecha P.: Projekt i implementacja sterowników karty graficznej VGA w układach FPGA, X Konferencja Naukowa Reprogramowalne Układy Cyfrowe RUC'2007, materiały CD, Szczecin, 17-18 maja, 2007.

Falkowski B.J., Lozano C.C., Łuba T.: New Fastest Linearly Independent Transforms over GF(3), 37th International Symposium on Multiple-Valued Logic ISMVL 2007, pablic on CD, Oslo, Norway, 13-16 May, 2007.

Falkowski B.J., Lozano C.C., Łuba T.: Efficient Algorithm for Calculation of Quaternary Fixed Polarity Arithmetic Expansions, 37th International Symposium on Multiple-Valued Logic ISMVL 2007, publication on CD, Oslo, Norway, 13-16 May, 2007.

Rawski M., Falkowski B.J., Łuba T.: Decomposition-Based Synthesis in Implementation of Digital Filters for Wavelet Transform Application Targeted FPGA Devices, IEEE Instrumentation and Measurement Technology Conference Proceedings IMTC/2007, Warszawa, Poland, May 1-3, 2007.

Borowik G., Falkowski B.J., Łuba T.: Cost-Efficient Synthesis for Sequential Circuits Implemented Using Embedded Memory Blocks of FPGA's, IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, pp. 99-104, Kraków, Poland, April 11-13, 2007.

Buciak P., Botwicz J.: Lightweight Multi-threaded Network Processor Core in FPGA, IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, pp. 125-129, Kraków, Poland, April 11-13, 2007.

Falkowski B.J., Łuba T.: Analysis of Biomedical Images with Intracellular Fluorescent Dye Concentrations of Living Cells, pp. 64-65, First Singaporean-French Biomedical Imaging Workshop, Biopolis, Singapore, 12-13 October 2006.

Botwicz J.: Sprzętowo wspomagane metody klasyfikacji danych w zastosowaniach związanych z bezpieczeństwem systemów teleinformatycznych, Konferencja Secure - Bezpieczeństwo - czas na przełom, pp. 33-42, Warszawa, 17-18 października 2006.

Lewandowski J., Rawski M., Migacz M., Rybiński H.: Analysis of Decomposition of Feed-forward Neural Network and it's Impact on Ability to Generalization, the 5th International Conference on Multimedia and Network Information Systems - MISSI, pp. 269-278, Wrocław, Poland, September 21-22 2006.

Botwicz J., Buciak P., Sapiecha P.: Building Dependable Intrusion Prevention Systems, (International Conference on Dependability of Computer Systems, DepCoS-RELCOMEX'06, Szklarska Poreba, Poland, 25-27 May 2006), IEEE Computer Society, pp. 135-142, 2006.

Łuba T., Rawski M., Tomaszewicz P.: Advanced Synthesis of DSP Algorithms in Modern Programmable Architectures, Proceedings of the 3rd IFAC Workshop on Discrete-Event System Design, DESDes'06, University of Zielona Góra Press, pp. 19-24, Rydzyna, Poland, 26-28 September 2006.

Tomaszewicz P., Rawski M., Łuba T.: Advanced Synthesis of FIR Filters in Modern Programmable Architectures, Proceedings of International Conference on Signals and Electronic Systems ICSES'06, vol. 1 of 2, pp. 357-360, Łódź, Poland, 17-20 September 2006.

Rawski M., Morawiecki P., Selvaraj H.: Decomposition of Combinational Circuits Described by Large Truth Tables, Proceedings of Eighteenth International Conference on Systems Engineering, pp. 401 - 406, Coventry, United Kingdom, September 5-7 2006.

Kraśniewski A.: Low-Cost Concurrent Error Detection for FSMs Implemented Using Embedded Memory Blocks of FPGAs, IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, pp. 180-185, Prague, Czech Republic, April 18-21, 2006.

Botwicz J., Buciak P., Sapiecha P.: Implementation of Karp-Rabin Pattern Matching Algorithm in Reconfigurable Hardware for Network Intrusion Prevention System (IEEE-SPIE Symposium on Photonics, Electronics and Web Engineering, Wilga, 31th May - 5th June, 2005), Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments IV, Proc. SPIE Vol. 6159, p. 787-794, February 2006.

Wołowiec M., Botwicz J., Sapiecha P.: Increasing Network Processing Performance and Security Using Bloom Filters, (IEEE-SPIE Symposium on Photonics, Electronics and Web Engineering, Wilga, 31th May - 5th June, 2005), Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments IV, Proc. SPIE Vol. 6159, p. 803-811, February 2006.

Borowik G.: Serial decomposition of finite state machines for FPGA-based implementation (XVI IEEE-SPIE WILGA Symposium on Photonics and Web Engineering, Wilga, 30th May-5th June, 2005), Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments IV, Proc. SPIE Vol. 6159, p. 927-934, February 2006.

Wołowiec M., Botwicz J., Sapiecha P.: Implementation of Bloom Filters in Reconfigurable Hardware for Tracing Network Attacks, Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems, PDeS 2006, pp. 310-315, Brno, February 14th-16th, 2006.

Botwicz J., Sapiecha P.: Online Data Compression for Efficient String Matching in Reconfigurable Hardware, Proceedings of IFAC Workshop on Programmable Devices and Embedded Systems, PDeS 2006, pp. 156-162, Brno, February 14th-16th, 2006.

Łuba T., Rawski M., Tomaszewicz P.: Synteza Logiczna w Projektowaniu Układów Cyfrowego Przetwarzania Sygnałów, II Konferencja Naukowa KNWS'05 "Informatyka - sztuka czy rzemiosło", pp. 47-54, Złotniki Lubińskie, 15-18 czerwca 2005.

Paszkiewicz A.: Some Observations Concerning Irreducible Trinomials and Pentanominals over Z2, Tatra Mountains Mathematical Publications, volume 32, pp. 129-142, 2005.

Paszkiewicz A., Rotkiewicz A.: On a Problem of H.J.A. Duparc, Tatra Mountains Mathematical Publications, volume 32, pp. 15-32, 2005.

Selvaraj H., Sapiecha P., Muthukumar V., Thirunavukarsu U., Ramani A.: Optimizing Supervised Learning of Artificial Neural Network using Functional Decomposition, The 18th Australian Joint Conference on Artificial Intelligence, pp. 66-71, Sydney, Australia, 5-9 December 2005.

Botwicz J.: Zastosowanie układów reprogramowalnych w systemach przeciwdziałania włamaniom, Materiały konferencji Secure - Bezpieczeństwo sieci i systemów ICT, pp. 146-152, Warszawa, 25-26 października, 2005.

Borowik G.: Kodowanie stanów automatu dla potrzeb optymalnej dekompozycji szeregowej (FSM coding for optimal serial decomposition), OWD'2005, PTETiS vol. 21/2005, pp. 243-249, Wisła, 22-25 October 2005.

Borowik G.: Optimal state assignment for serial decomposition of FSM, International Workshop Control and Information Technology, IWCIT 2005, pp. 229-233, Ostrawa, Czech Republic, 15^th-16^th September, 2005.

Kraśniewski A., Murzyn W.: Promotion of engineering in society: new ideas in teaching technical communication, SEFI 2005 Proceeedings, pp. 380-387, Ankara, 7-10 September 2005.

Rawski M., Tomaszewicz P., Selvaraj H., Łuba T.: Efficient Implementation of Digital Filtres with Use of Advanced Synthesis Methods Targeted FPGA Architectures, DSD 2005, Proc. Eighth Euromicro Conference on DIGITAL SYSTEM DESIGN, Architectures, Methods and Tools, IEEE Computer Society, Christophe Wolinski (Editor) pp. 460-466, Porto, Portugal, August 30 - September 3, 2005.

Rawski M., Selvaraj H., Łuba T., Szotkowski P.: Application of Symbolic Functional Decomposition Concept in FSM Implementation targeting FPGA devices, Sixth International Conference on Computational Intelligence and Multimedia Applications, ICCIMA 2005, pp. 153-158, Las Vegas, Nevada, August 16-18, 2005.

Kraśniewski A.: A Pragmatic Approach to Concurrent Error Detection in Sequential Circuits Implemented Using FPGAs with Embedded Memory, Proc. IEEE Int. On-Line Testing Symp., pp. 197-198, San Raphael, July 2005.

Kułaga P., Sapiecha P., Sęp K.: Approximation Algorithm for the Argument Reduction, Proceedings of the 4^th International Conference on Computer Recognition Systems, CORES'05, pp. 243-248, Rydzyna Castle, Poland, 22-25 May 2005, Advances in Soft Computing, Springer Verlag 2005.

Botwicz J., Buciak P., Łuba T., Tarkowski P., Sapiecha P.: Zastosowanie układów reprogramowalnych w systemie wykrywania włamań, implementacja algorytmu Aho-Corasick, Materiały VIII Krajowej Konferencji Naukowej Reprogramowalne Układy Cyfrowe, pp. 273-281, Szczecin, 12-13 maja, 2005.

Kraśniewski A.: Cost-free enhancement of testability for sequential circuits implemented using embedded memory blocks of FPGA's, 8^th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, pp. 61-68, Sopron, Hungary, April 13-16, 2005.

Selvaraj H., Tomaszewicz P., Rawski M., Łuba T.: Efficient Application of Modern Logic Synthesis in FPGA-Based Designing of Information and Signal Processing Systems, Proceedigs International Conference on Information Technology: Coding and Computing, vol. 2, pp. 22-27, Las Vegas, Nevada, USA, April 4-6, 2005.

Borowik G.: Synthesis of memory addressing circuits in FPGA based sequential machines, V International Conference on Computer-Aided Design of Discrete Devices, CAD DD '04, pp. 31-38, Minsk, Belarus, 16^th-17^th November 2004.

Rawski M.: The Novel Approach To FSM Synthesis Targeted FPGA Architectures, Proceedings of IFAC Workshop on Programmable Devices and Systems, PDS 2004, pp. 169-174, Cracow, November 18^th-19^th, 2004.

Borowik G., Rawski M.: Effective Implementation Of Sequential Circuits Using FPGAs With Embedded Memory Blocks, Proceedings of IFAC Workshop on Programmable Devices and Systems, PDS 2004, pp. 175-180, Cracow, November 18^th-19^th, 2004.

Tomaszewicz P., Rawski M., Zbysiński P.: Advanced Synthesis Of Digital Filters Based On Distributed Arithmetic Concept For FPGAs, Proceedings of IFAC Workshop on Programmable Devices and Systems, PDS 2004, pp. 198-202, Cracow, November 18^th-19^th, 2004.

Botwicz J., Buciak P., Łuba T., Selvaraj H., Sapiecha P.: Aho-Corasick Algorithm Implementation In Hardware For Network Intrusion Detection, Proceedings of IFAC Workshop on Programmable Devices and Systems, PDS 2004, pp. 203-207, Cracow, November 18^th-19^th, 2004.

Borowik G.: FSM synthesis based on networks of FPGAs Embedded Memory Blocks, OWD'2004, PTETiS vol. 19/2004, pp. 361-366, Wisła, 16-19 October 2004.

Kraśniewski A.: Towards transparent, readable and comparable third degree: Making doctorate-level engineering education a part of the Bologna Process, Proc. Int. Conf. on Engineering Education and Research, pp. 1363-1371, 2004.

Kraśniewski A.: Concurrent Error Detection in Sequential Circuits Implemented Using Embedded Memory of LUT-Based FPGAs, Proceedings 19^th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, pp. 487-495, Cannes, France, 10-13 October 2004.

Rawski M., Tomaszewicz P., Łuba T.: Logic Synthesis Importance in FPGA-based Designing of Information and Signal Processing Systems, Proceedings of International Conference on Signals and Electronic Systems ICSES'04, pp. 425-428, Poznań, Poland, 13-15 September 2004.

Łuba T., Rawski M., Tomaszewicz P.: Logic Synthesis Importance and its Place in Digital Circuits Design for cryptography and DSP Applications, Proceedings of the International Workshop on Discrete-Event System Design, DESDes'04, pp. 183-187, University of Zielona Góra Press 2004.

Kraśniewski A.: Engineering Education at the Doctorate Level: Meeting the Bologna Objectives, Proceedings 2004 SEFI Annual Conference, The XXI Century, the Golden Opportunity for Engineering Education, pp. 229-235, Valencia 8^th, 9^th, 10^th September 2004.

Paszkiewicz A.: Some observations concerning irreducible trinomials and pentanomials over Z2, 5^th Polish, Slovak and Czech Conference on Number Theory, Terchova, June 14-18, 2004.

Paszkiewicz A., Rotkiewicz A.: On a problem of H.J.A. Duparc, 5^th Polish, Slovak and Czech Conference on Number Theory, Terchova, June 14-18, 2004.

Paszkiewicz A., Rotkiewicz A.: On pseudoprimes of the form aⁿ - a, Eleventh International Conference on Fibonacci Numbers and their Applications, Braunschweig, 5-9 July, 2004.

Rawski M., Selvaraj H., Morawiecki P.: Efficient Method of Input Variable Partitioning in Functional Decomposition Based on Evolutionary Algorithms, DSD 2004, Proc. Euromicro Symposium on Digital System Design, Architectures, Methods and Tools, IEEE Computer Society, Selvaraj H. (Editor), pp. 136-143, Rennes, France, August 31 - September 3, 2004.

Łuba T.: Rola i znaczenie syntezy logicznej w projektowaniu układów cyfrowych dla potrzeb teleinformatyki, Nowe Technologie w Teorii i Praktyce Informatycznej, Materiały z polsko-niemieckiej konferencji naukowej zorganizowanej przez Wyższą Informatyczną Szkołę Zawodową w Gorzowie Wielkopolskim, pp. 11-27, Gorzów Wlkp. 25-56 marca 2004.

Kraśniewski A.: Optimization of Testability of Sequential Circuits Implemented in FPGAs with Embedded Memory, Becker J., Platzner M., Vernadlde S. (Eds.), Field-Programmable Logic and Applications, Proceedings 14^th International Conference, FLP 2004, Springer, pp. 1067-1072, Antwerp, Belgium, August 30 - September 1 2004.

Kraśniewski A.: Concurrent Error Detection in Sequential Circuits Implemented Using FPGAs with Embedded Memory Blocks, 10^th IEEE International On-Line Testing Symposium, pp. 67-72, Funchal, Madeira Island, Portugal, 12-14 July 2004.

Borowik G.: Dekompozycja układów sekwencyjnych z uwzględnieniem pamięci ROM w strukturach FPGA, III Krajowa Konferencja Elektroniki, Wydział Elektroniki Politechniki Koszalińskiej, Materiały Konferencji, pp. 327-332, Kołobrzeg, czerwiec 2004.

Sapiecha P., Selvaraj H., Stańczak J. Sęp K., Łuba T.: A Hybrid Approach to a Classification Problem, Intelligent Information Processing and Web Mining, Kłopotek M.A., Wierzchoń S.T., Trojanowski K. (Eds.), Proceedings of the International IIS:IIPWM'04 Conference held in Zakopane, Poland, May 17-20, 2004, pp. 99-106, Advances in Soft Computing, Springer Verlag.

Borowik G.: Synteza układu modyfikacji adresu dla układów sekwencyjnych z wbudowanymi pamięciami ROM, Materiały VII Krajowej Konferencji Naukowej Reprogramowalne Układy Cyfrowe, pp. 59-66, Szczecin 13-14 maja 2004.

Tarkowski P., Sapiecha P.: Implementacja szybkiego algorytmu wyszukiwania prefiksów, Materiały VII Krajowej Konferencji Naukowej Reprogramowalne Układy Cyfrowe, pp. 203-208, Szczecin 13-14 maja 2004.

Łuba T., Piwowarska E., Jaworski Z.: Rekonfigurowalne systemy scalone (System-on-a-Programmable-Chip), VIII Krajowa Konferencja Technologii Elektronowej, ELTE 2004, pp. 193-194, Stare Jabłonki, 19-22 kwietnia 2004.

Tomaszewicz P., Rawski M., Łuba T.: Balanced Decomposition as Universal Method for FPGA Based Digital Designing, 7^th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, pp. 191-194, Stara Lesna, Slovakia, April 18-21, 2004.

Kraśniewski A.: Self-Testing of Sequential Circuits Designed for Implementation in FPGA's with Embedded Memory Blocks, 7^th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, pp. 75-82, Stara Lesna, Slovakia, April 18-21, 2004.

Sapiecha P., Selvaraj H., Stańczak J., Sęp K., Łuba T.: Argument Reduction Methods in Data Mining, Proc. of the IASTED International Conference ARTIFICIAL INTELLIGENCE AND APPLICATIONS, on CD-ROM 411-042, Innsbruck, Austria, February 16-18, 2004.

Łuba T., Jasiński K., Zbierzchowski B.: Programowalne układy przetwarzania sygnałów i informacji - technika cyfrowa w multimediach i kryptografii, Referat plenarny, Krajowe Sympozjum Telekomunikacji, tom A, pp. 13-31, Bydgoszcz, 10-12 września 2003.

Rachwalik T., Paszkiewicz A., Wojciechowski W.: Reprogramowalny koprocesor kryptograficzny w zastosowaniu do obliczania wielomianów pierwotnych nad GF(2), Materiały VI Krajowej Konferencji Naukowej Reprogramowalne Układy Cyfrowe, pp. 147-153, Szczecin 8-9 maja 2003.

Paszkiewicz A.: Estetyczne aspekty generowania liczb pseudolosowych, Materiały VII Krajowej Konferencji Zastosowań Kryptografii ENIGMA 2003, pp. 393-402, Warszawa 2003.

Paszkiewicz A.: Cryptographic of Legendre and Jacobi Symbols, 5^th NATO Regional Conference on Military Communications, RCMCIS 2003, Proceedings on CD-ROM, Zegrze October 8-10 2003.

Rawski M., Selvaraj H. Łuba T.: An Application of Functional Decomposition in ROM-Based FSM Implementation in FPGA Devices, Proc. Euromicro Symposium on Digital System Design , IEEE Computer Society, pp. 104-110, Belek-Antalya, Turkey, 1-6 September 2003.

Pleban M., Niewiadomski H., Buciak P., Selvaraj H., Sapiecha P., Łuba T.: NOAH a tool for argument reduction, serial and parallel decomposition of decision tables, Proc. Euromicro Symposium on Digital Systems Design, IEEE Computer Society, pp. 248-254, Belek-Antalya, Turkey, 1-6 September 2003.

Kraśniewski A.: Promoting Mobility and Interdisciplinary Education through Three-Cycle Open Structure of Studies and Flexible Curricula, Proc. Global Engineer: Education and Training for Mobility, 31^st SEFI Conference, pp. 384-390, Porto, Portugal, 7-10 September 2003.

Kraśniewski A.: Evaluation of Testability of Path Delay Faults for User-Configured Programmable Devices, Proc. 13th International Conference, FPL 2003, pp. 828-838, Lisbon, Portugal, 1-3 September 2003.

Kraśniewski A.: Evaluation of the Quality of Testing Path Delay Faults under Restricted Input Assumption, Proc. 9^th IEEE International On-Line Testing Symposium IOLTS, pp. 168-170, Kos Island, Greece, 7-9 July 2003.

Kraśniewski A.: Sensitization of Logical Paths in a Network of Arbitrary Logic Components: Theory and Application to Delay Fault Testing, Proc. 6^th IEEE International Workshop on Design and Diagnostics of Electronic Circuits and Systems, pp. 143-150, Poznań, Poland, April 14-16, 2003.

Borowik G.: FSM Implementation in embedded memory blocks of modern FPGAs using functional decomposition, IE Silesian University of Technology, IWCIT '03, pp. 201-206, Gliwice, 22-23 September 2003.

Borowik G., Rawski M.: Decomposition of FSM for FPGA-based structures, OWD'2003, PTETiS vol. 17/2003, pp. 214-219, Istebna - Zaolzie, 18-22 October 2003.

Kraśniewski A.: On Determining the Speed of Circuits Implemented with LUT-based FPGA's, IFAC Preprints, IFAC Workshop on Programmable Devices and Systems, PDS 2003, pp. 166-171, Ostrava, February 11-13, 2003.

Rawski M., Nowicka M., Tomaszewicz P., Łuba T.: An Universal Approach to Logic Synthesis of Digital Circuits, IFAC Preprints, IFAC Workshop on Programmable Devices and Systems, PDS 2003, pp. 172-177, Ostrava, February 11-13, 2003.

return

4. Ph. D. theses

P. Szotkowski: Symbolic Functional Decomposition Method for Implementation of Finite State Machines in FPGA Devices, Wydział Elektroniki i Technik Informacyjnych PW, Warszawa 2010, (promotor - prof. dr hab. inż. T. Łuba).

P. Morawiecki: Dekompozycja funkcjonalna zespołów funkcji boolowskich, Wydział Elektroniki i Technik Informacyjnych PW, Warszawa 2010, (promotor - prof. dr hab. inż. T. Łuba).

J. Botwicz: Sprzętowo wspomagane metody analizy danych w zastosowaniach związanych z bezpieczeństwem systemów teleinformatycznych, Wydział Elektroniki i Technik Informacyjnych PW, Warszawa 2009, (promotor - prof. dr hab. inż. T. Łuba).

G. Borowik: Synteza układów sekwencyjnych w strukturach FPGA z wbudowanymi pamięciami, Wydział Elektroniki i Technik Informacyjnych PW, Warszawa 2007, (promotor - prof. dr hab. inż. T. Łuba).

R. Rzechowski: Synteza logiczna wielopoziomowych struktur bramkowych z uwzględnieniem odwzorowania technologicznego, Wydział Elektroniki i Technik Informacyjnych PW, Warszawa 2003, (promotor - prof. dr hab. inż. T. Łuba).

Z. Jachna: Analiza metod specyfikacji układów cyfrowych z punktu widzenia optymalizacji logicznej i odwzorowania technologicznego, Wojskowa Akademia Techniczna, Warszawa 2003, (promotor - prof. dr hab. inż. T. Łuba).

return

5. Other publications

Kraśniewski A.: Proces Boloński: idea, dokumenty, realizacja, w T. Szulc (red.), Jakość kształcenia w szkołach wyższych, Oficyna Wydawnicza Politechniki Wrocławskiej, pp. 33-65, Wrocław 2007.

Kraśniewski A., Szulc T.: Działania Konferencji Rektorów Akademickich Szkól Polskich na rzecz jakości kształcenia, w T. Szulc (red.), Jakość kształcenia w szkołach wyższych, Oficyna Wydawnicza Politechniki Wrocławskiej, pp. 109-118, 2007.

Piotrowski A.J. (red.): Czy połączenia do sieci komórkowych mogą być tańsze? Aspekty wykorzystania urządzeń FCT, Studium przygotowane przez zespół ekspertów pod kierownictwem Andrzeja J. Piotrowskiego, Studium Instytutu Elektronicznej Gospodarki Centrum im. Adama Smitha, Warszawa, czerwiec 2007.

Piotrowski A.J. (red.): Konsekwencje zmiany polskiej marki Idea na Orange, Studium pod redakcją Andrzeja J. Piotrowskiego przygotowane przez zespół Instytutu eGospodarki Centrum im. Adama Smitha, Warszawa 2005.

Piotrowski A.J. (red.): Rola hurtowej odsprzedaży abonamentu telefonicznego w urynkowieniu sektora telekomunikacyjnego, Studium pod redakcją Andrzeja J. Piotrowskiego przygotowane przez zespół Instytutu eGospodarki Centrum im. Adama Smitha, Warszawa, wrzesień 2005.

Piotrowski A.J.: Umiejętne wykorzystanie nowych technologii zwiększa efektywność prowadzenia działalności biznesowej, Harvard Business Review Polska, Wstęp, pp. XIII-XVII, Październik 2004.

Piotrowski A.J. (red.): Analiza możliwości rozwoju cyfrowej telekomunikacji komórkowej w Polsce na tle innych krajów Europy, Studium pod redakcją Andrzeja J. Piotrowskiego przygotowane przez zespół Instytutu eGospodarki Centrum im. Adama Smitha, Warszawa 2004.

Kraśniewski A.: Proces Boloński: dokąd zmierza europejskie szkolnictwo wyższe?, MENiS 2004.

Kraśniewski A.: Bolonia, Praga, Berlin ... dokąd zmierza europejskie szkolnictwo wyższe?, Miesięcznik Politechniki Warszawskiej, nr 12/2003 (wkładka).

Chmielecka E., Kraśniewski A., Woźnicki J.: Korzyści i koszty związane z przystąpieniem Polski do Unii Europejskiej w sferze szkolnictwa wyższego, Urząd Komitetu Integracji Europejskiej, 2003.

return